삼성전자와 미국 IBM이 공동 개발한 새로운 반도체 기술이 공개됐다.
15일 IBM은 삼성전자와 공동 개발한 수직 트랜지스터 구조를 활용한 반도체 디자인 ‘VT 펫(FET) 아키텍처’를 발표했다.
IBM에 따르면 VTFET 공정은 칩 설계자들이 한정된 면적에 더 많은 트랜지스터를 집적할 수 있도록 해, 머지 않아 한계에 부딪힐 것으로 예상됐던 '반도체 회로 내 집적되는 트랜지스터 수가 2년마다 2배씩 증가한다'는 이른바 '무어의 법칙'을 앞으로 여러 해 동안 이어갈 수 있다.
양사는 이 기술을 통해 칩 표면에 수직으로 트랜지스터를 쌓아 수직 즉 아래위로 전류를 흐르게 하는 데 성공했다고 밝혔다. 전통적인 반도체 칩은 수평으로 전류가 흐르도록 설계된다. 전류 낭비를 줄이는 동시에 더 많은 전류가 흐를 수 있게 지원하는 이 설계 방식은 기존 핀펫(finFET) 공정 칩 대비 2배 성능을 보이거나 전력 사용량을 85% 절감토록 하는 것을 목표로 개발됐다.
IBM은 새로운 VTFET 아키텍처가 개발됨에 따라 현행 나노 공정의 한계를 뛰어넘어 반도체 성능 확장을 지속할 수 있고 1주일간 충전 없이도 사용할 수 있는 휴대전화 배터리를 개발할 수 있다고 강조했다.
또 암호화폐 채굴 및 데이터 암호화 등 높은 전력을 필요로 하는 작업의 전력 사용량과 탄소 배출량을 절감할 수 있으며, 해양부표, 자율주행차, 우주선 등 더 다양한 환경에서 전력 소비량이 낮은 사물인터넷(IoT)과 에지 기기 운용을 지원할 수 있다고도 설명했다.
이 기술은 IBM과 삼성전자가 미국 뉴욕 올버니 나노테크 연구단지에서 진행한 공동 연구의 결과다.